乔瑞秀; 鲁华祥; 龚国良; 陈刚;.并行可配置浮点矩阵乘法IP核设计[J].网络新媒体技术,2015,4(6):31-36
并行可配置浮点矩阵乘法IP核设计
  
DOI:
中文关键词:  系统设计; IP核; 浮点数运算; 矩阵乘法;
英文关键词:
基金项目:
作者单位
乔瑞秀; 鲁华祥; 龚国良; 陈刚; 中国科学院半导体研究所高速电路与神经网络实验室 北京 100083; 
摘要点击次数: 503
全文下载次数: 791
中文摘要:
      矩阵乘法是信息处理领域的常见计算,该文设计并实现了一个可自由配置的浮点矩阵乘法IP核,可满足不同计算场合的需求。该IP核采用并行结构设计,使用AXI接口,可通过参数配置实现任意维矩阵乘法,并在嵌入式系统设计中灵活调用,在Xilinx 7系列芯片的FPGA平台上进行验证了。实验结果证明了该浮点矩阵乘法IP核相对于传统乘法器设计具有计算速度快、移植性能好、资源利用少等特点。
英文摘要:
      
查看全文  查看/发表评论  下载PDF阅读器
关闭